Miesto stretnutia:	FEI STU C-117
Dátum a čas:	9. apríla 2002, 16:00
Pedagóg:	Ing. Katarína Jelemenská, CSc.
Prítomní členovia tímu:	Bc. Martin Bôbik Bc. Ivan Malich
Vypracoval:	Bc. Ivan Malich

Téma stretnutia:

1. Prezentácia výsledkov práce za uplynulé obdobie
2. Plán na ďalší týždeň

Opis stretnutia:

K bodu č. 1.
Na úvode stretnutia oboznámil Martin Bôbik prítomných so stavom simulátora
VHDL. Podľa jeho slov, ním implementovaný simulátor bol implementovaný v plnom
rozsahu.
Neskôr Ivan Malich popísal stav implementácie kompilátora jazyka VHDL.
Oznámil, že kompilátor ešte nie je implementovaný presne podľa špecifikácie,
ale väčšinu požadovaných konštrukcií jazyka VHDL už dokáže spracovať.

K bodu č. 2.
Všetci zúčastnení sa zhodli, že na ďalšom stretnutí by bolo reálne predviesť
všetky súčasti simulátora Easysim spolu a otestovať ich na niektorých
vzorových príkladoch.

Úlohy do ďalšieho stretnutia:

Zodpovedná osoba	Úloha
I. Malich	Vytvorenie vnútornej formy určenej na ďalšie spracovanie v module simulátora.
N. Ördög	Ďalšie úpravy používateľského rozhrania.
M. Bôbik	Testovanie modulu simulátora VHDL.
M. Havlíček	Implementácia prekladača podmienok príkazu "if".